


II. Bistable et bascules


A- Bistable

- Le bistable de base: Deux inverseurs, don't les sorties sont réinjectées aux entrées, mais d'une façon croisée
- Il s'agit d'une boucle de réaction positive (Pourquoi?)



1. Fonctionnement

- On ouvre du côté d'un des inverseurs
- On applique une tension v_w (On admet que l'impédance d'entrée de l'inverseur est grande pour que l'ouverture n'induit pas un changement dans la caractéristique de transfert du système bouclé)
- On s'intéresse à la caractéristique $v_z = f(v_w)$




07/12/21

Cours mémoires et circuits de contrôle

3


II. Bistable et bascules

- La caractéristique de transfert est représentée par:



Formée par 3 segments:

- V_{OL}
- V_{OH}
- Zone de transition passant par le point B



(c)

07/12/21

Cours mémoires et circuits de contrôle

4

II. Bistable et bascules

- La droite $v_z = v_w$ rencontre la caract. Entrois points: A, B et C

B: point de fonctionnement instable!

(A cause de n'importe quel bruit ou interférence électrique)


- Si v_w augmente d'une quantité δv_w , v_x augmente d'une quantité

$$v_x = A_{g1} \delta v_w$$

- Et

$$v_z = A_{g2} \delta v_x$$

- v_z étant appliqué à l'entrée de G_1 , il correspond à la nouvelle variation δv_w



07/12/21

Cours mémoires et circuits de contrôle

5

II. Bistable et bascules


- v_z étant appliqué à l'entrée de G_1 , il correspond à la nouvelle variation δv_w
- Cette agmentation va ainsi être amplifiée....et on tendra vers le point C

- Si maintenant δv_w est négatif

$$v_x = A_{g1} v_w$$

$$v_z = A_{g2} v_x$$

- v_x décroît suivant le même processus et on tendra vers le point A



07/12/21

Cours mémoires et circuits de contrôle

6

II. Bistable et bascules

Point d'histoire

In 1918 William H. Eccles and Frank W. Jordan, while working at City and Guilds Technical College in London, filed the first patent for an electronic bistable element, the bellwether of the digital electronic age. The initial design captured the idea of a closed positive-feedback loop involving two inverting direct-coupled amplifiers, along with "gating" to allow signals to be injected. While the first designs used vacuum tubes, the same structure was extended to bipolar and MOS transistors as those technologies became commercially available. The Eccles-Jordan flip-flop remains, nearly a century later, as an enormous milestone in digital computing.

<https://spectrum.ieee.org/geek-life/hands-on/recreating-the-first-flipflop>

07/12/21


Cours mémoires et circuits de contrôle

7


II. Bistable et bascules

B- Bascules: Bascule RS

1- Fonctionnement: Portes NOR



R	S	Q_{n+1}	$\bar{Q}_{n+1}$
0	0	Q_n	$\bar{Q}_n$
0	1	1	0
1	0	0	1
1	1	X	X



2- Implémentation en technologie CMOS

07/12/21


Cours mémoires et circuits de contrôle

8


II. Bistable et bascules

B- Bascules: Bascule RS

1- Fonctionnement: Portes NAND



R	S	Q_{n+1}	$\bar{Q}_{n+1}$
0	0	Q_n	$\bar{Q}_n$
0	1	1	0
1	0	0	1
1	1	X	X



2- Implémentation en technologie CMOS

07/12/21

Cours mémoires et circuits de contrôle


9

II. Bistable et bascules

B- Bascules: Bascule RS

3- Version simplifiée en technologie CMOS

- Version simplifiée
- Très utilisée comme cellule de base pour les mémoires SRAM
- On remarquera la présence de l'horloge
- Comment implémenter l'horloge dans les version précédentes?



07/12/21

Cours mémoires et circuits de contrôle



10

II. Bistable et bascules

C- Bascules: Bascule D

1- Fonctionnement

- Lorsque $\phi = 1; \bar{\phi} = 0$, la donnée est placée à l'entrée de G_1 et ensuite vers la sortie de G_2 .
- Lorsque, $\phi = 0; \bar{\phi} = 1$, la ligne de données est isolée et l'information en Q reste mémorisée!
- Principe: Pas de chevauchement entre ϕ et $\bar{\phi}$



ϕ et $\bar{\phi}$

III. Mémoires à Semiconducteurs

A- Généralités

- En électronique numérique, il existe plusieurs types de mémoires de différentes technologies et avec différents types d'accès
- On peut les regrouper en deux principales catégories
- 1. **RAM:** Random Access Memory (Mémoire à accès aléatoire), c'est la mémoire principale dans un PC
 - Accessible le plus souvent: mémoire à partir de laquelle les instructions des programmes sont exécutées
 - Le temps d'accès pour la lecture et l'écriture est indépendant de l'endroit où est stockée physiquement l'information
 - Par opposition aux mémoires à accès séquentiel, comme les disques dur, les clés USB, les disquettes etc...

III. Mémoires à Semiconducteurs

A- Généralités

2. **ROM:** Read Only Memory (Mémoire morte), c'est une mémoire où le rapport du nbre d'opération de lecture au nbre d'opérations d'écriture est trop grand; généralement programmée une fois pour toute à l'usine.
- Utilisée généralement pour stocker les valeurs de certaines fonctions complexes, ou certaines valeurs tabulées, etc...
 - C'est aussi une mémoire à accès aléatoire, mais comme l'écriture est tellement rare, on la désigne par ROM dans le « jargon » des informaticiens

07/12/21

Cours mémoires et circuits de contrôle

13

III. Mémoires à Semiconducteurs

B- Organisation d'une mémoire

- Les bits d'informations peuvent être adressés individuellement ou par groupe de 4 jusqu'à 16
- *Exemple:* Une mémoire de 64-Mbit
- Si les bits sont adressés individuellement (mot de 1 bits), elle sera organisée en $64M \text{ mots} \times 1\text{bit}$; ce qui nécessite 26 bits d'adresses ($2^{26} = 67\,108\,864 = 64 \text{ Mbits}$) ($1\text{kBit} = 1024 \text{ bits}$)
- Si elle est organisée en $16 \text{ M mots} \times 4$, seulement 24 bits d'adresses sont nécessaires
- Une puce mémoire est constituée de cellules mémoires, circuits électroniques capables de stocker un bit
- Généralement organisée en une matrice carrée ou pratiquement carrée

07/12/21


Cours mémoires et circuits de contrôle

14

III. Mémoires à Semiconducteurs

B- Organisation d'une mémoire

- Exemple: Arrangement en M lignes x N colonnes
- Une matrice carrée de 1Mbit correspond à 1024 lignes et 1024 colonnes ($M=N=10$)
- Chaque cellule dans la matrice est connectée à une des 2^M lignes connues sous le nom ligne de mot et à une parmi les 2^N lignes ou ligne de digit
- Une cellule est sollicitée en sélectionnant sa ligne de mot et sa ligne de bit



07/12/21


Cours mémoires et circuits de contrôle

15

III. Mémoires à Semiconducteurs

B- Organisation d'une mémoire

- La ligne de mot est sélectionnée à travers le décodeur de lignes, les adresses sont: $A_{M-1}A_{M-2}\dots A_1A_0$
- La ligne de bit est sélectionnée à travers le décodeur de colonnes, les adresses sont: $A_{M+N-1}A_{M+N-2}\dots A_{M+1}A_M$
- Si la ligne du mot K, est choisie, toutes les cellules, dans la ligne K vont rendre leurs données disponibles sur leur ligne de bit
- Si on active la ligne de bit (colonne) L, seule cette donnée sera lue et transmise vers la sortie à travers l'amplificateur de detection (sense amplifier)



07/12/21


Cours mémoires et circuits de contrôle

16

III. Mémoires à Semiconducteurs

B- Organisation d'une mémoire

- L'amplificateur de détection (sense amplifier) sert à amplifier les variations des tensions au niveau des lignes de bit pour produire le niveau logique correspondant (voir plus loin)
- Les mémoires de grandes tailles sont organisées en blocs, qui eux même sont organisés en matrices carrées.
- Ainsi on rajoute les adresses des blocs, en plus des choix de colonnes et des lignes! Architecture tridimensionnelle



07/12/21

Cours mémoires et circuits de contrôle

17

III. Mémoires à Semiconducteurs

C- Mémoires à accès aléatoire (RAM)

- Il en existe deux types: mémoires statiques et les mémoires dynamiques
- Les mémoires statiques (SRAMs) utilisent des bascules statiques comme cellules de stockage. Les cellules sont relativement de grandes tailles. Elles conservent l'information pour une durée infinie pourvue qu'elles soient alimentées
- Les mémoires dynamique (DRAMs) utilisent des capacités pour stocker l'information. Ceci réduit la taille et augmente la capacité d'intégration. Mais les opérations d'écriture et de lecture deviennent un peu plus compliquées. Elle doivent être rafraîchie périodiquement. (courants de fuites dans les condensateurs)
- **Les SRAM conservent l'information même si elles ne sont pas alimentées!**

07/12/21


Cours mémoires et circuits de contrôle

18

III. Mémoires à Semiconducteurs

C-1- Mémoires Statiques (SRAM)

- **La cellule de base:** Deux inverseurs et deux transistors d'accès (Q_5 et Q_6)
- Si la ligne de mot est à V_{DD} , les transistors d'accès conduisent et connectent la bascule aux lignes de bit et son complément
- Ce circuit est connu sous le nom de cellule à six transistors



07/12/21


Cours mémoires et circuits de contrôle

19

III. Mémoires à Semiconducteurs

C-1-1- Opération de lecture

- On suppose que la cellule stocke un 1: $Q=1$ et $/Q=0$ et
- L'opération de lecture commence par précharger les lignes de bit et son complément à une tension égale à $V_{DD}/2$
- Lorsque la ligne de mot est activée, Q_5 et Q_6 sont passants,
- Dans ce cas Q_3 est bloqué ($/Q=0$); Q_2 est bloqué ($V_{GSP}=0 > \text{seuil}$)
- Q_4 conduit et assure un niveau haut pour Q
- Q_1 conduit et est connecté à $/(\text{Bit line})$
- Voir schéma équivalent



07/12/21


Cours mémoires et circuits de contrôle

20

III. Mémoires à Semiconducteurs

C-1-1- Opération de lecture

- La portion du circuit qui conduit est
- La valeur initiale de (v_{Q}) est 0
- Le courant circule de /Blinc (/CB) vers $C_{/Q}$ et à travers $Q1$.
- $(v_{/Q})$ augmente et on atteint un équilibre lorsque $I_5 = I_1$. $C_{/Q}$ est totalement chargée.
- Pour que l'opération soit **non destructive**, il faut éviter de changer l'état de la bascule et pour cela, il faut que $v_{/Q}$ reste inférieur au seuil de l'inverseur Q_3 - Q_4 , plus contraignant encore on lui impose d'être inférieur au seuil de transistor Q_3 (V_{th})




21

III. Mémoires à Semiconducteurs

C-1-1- Opération de lecture

- En regardant les variations des tensions aux différents points on obtient:
- On remarque que seule une faible variation de v_Q est mesurée.
- En supposant que $C_{/B}$ se décharge par un courant constant I_5 , durant un instant Δt , on obtient: $I_5 \Delta t = C_{/B} \Delta V$



22


III. Mémoires à Semiconducteurs

C-1-1- Opération de lecture

- $C_{/B}$ de l'ordre de 1 à 2 pF, ΔV st de l'ordre de 0.1 à 0.2 V, d'où la nécessité d'un amplificateur des variations pour le traduire en un 1 en sortie.
- Si l'mplificateur nécessite un minimum de variations ΔV pour détecter la présence d'un 1, cette variation nécessite un temps Δt donné par:

$$\Delta V = \frac{C \Delta V}{\Delta t}$$

Si ΔV est petit, il faut un amplificateur de grandes dimensions de transistors! Besoin d'un compromis




07/12/21

Cours mémoires et circuits de contrôle

23

III. Mémoires à Semiconducteurs

C-1-1- Opération de lecture



- L'opération de lecture d'un zéro?
- On suit le même principe mais ce sont les transistors Q_6 et Q_3 qui sont impliqués.
- On mesure une diminution ΔV sur la ligne de bit, qui sera interprété comme un zéro par l'amplificateur.

07/12/21


Cours mémoires et circuits de contrôle

24

III. Mémoires à Semiconducteurs

C-1-2- Opération d'écriture


- On admet que le cellule stocke un 1, $V_Q=1$ et $V_{\bar{Q}}=0$, et on souhaite écrire un zéro
- On sélectionne la cellule par la ligne de mot
- On place un zéro sur le ligne de bit (B-line) et un 1 sur la ligne / B-line.
- Objectif: ramener Q à 0 et $\bar{Q}$ à 1. Au moins une tension des deux points passe par le seuil de l'inverseur



Diminuer V_B en dessous du seuil de l'inverseur ou
Augmenter V_{B-bar} au dessus du seuil

III. Mémoires à Semiconducteurs

C-1-2- Opération d'écriture




- Lorsqu'on sélectionne la ligne de mot: Q_3 est bloqué, Q_1 conduit, Q_2 bloqué et le schéma devient:

III. Mémoires à Semiconducteurs

C-1-2- Opération d'écriture

- Lorsqu'on sélectionne la ligne de mot: Q_3 est bloqué, Q_1 conduit, Q_2 bloqué et le schéma devient:



07/12/21


Cours mémoires et circuits de contrôle

27

III. Mémoires à Semiconducteurs

C-1-2- Opération d'écriture

- Cette partie a été conçue de sorte que V_{Q} ne peut dépasser le seuil du transistor V_{in} . Elle ne peut donc impliquer un basculement
- Tout se passe à travers Q_4 . En effet:
- V_Q est initialement à V_{DD} , Lorsque Q_6 conduit le courant I_6 décharge la capacité C_Q et la tension V_Q commence à diminuer.
- Le transistor Q_4 commence à conduire et l'équilibre sera atteint lorsque $I_4 = I_6$.
- On fait la conception de sorte que l'équilibre soit atteint pour une tension V_Q inférieur au seuil du transistor V_{in}




07/12/21

Cours mémoires et circuits de contrôle

28

III. Mémoires à Semiconducteurs

C-1-2- Opération d'écriture



- Ce qui bloque Q_1 , rend Q_2 conducteur et tire $V_{/Q}$ vers V_{DD} , ce qui impose un 0 en Q et un 1 en $/Q$
- Cette opération d'écriture se fait plus rapidement que l'opération de lecture car elle ne nécessite pas de temps de décharge de la ligne de bit

07/12/21


Cours mémoires et circuits de contrôle

29

III. Mémoires à Semiconducteurs

C-2- Mémoires Dynamique (DRAM)

- **La cellule de base:** Un seul transistor NMOS, servant de transistor d'accès et une capacité de stockage C_s .
- Connue sous le nom de cellule à un seul transistor
- La grille du transistor est connecté à la ligne de mot et sa source (drain) à la ligne de bit
- Une seule ligne de bit contrairement à la SRAM
- La densité d'intégration est multipliée par 4 comparée à la SRAM



07/12/21


Cours mémoires et circuits de contrôle

30

III. Mémoires à Semiconducteurs

C-2- Mémoires Dynamique (DRAM)

- Lorsqu'on veut écrire un 1, on met la ligne « word » à 1 et la « Bit ligne » à 1
- Le transistor chargera la capacité C_s mais la charge s'arrêtera lorsque V_{gsN} devient inférieur au seuil!
- Ce problème est surmonté en boostant la « word-line » à 1, ce qui permet d'aller à V_{DD}



07/12/21


Cours mémoires et circuits de contrôle

31

III. Mémoires à Semiconducteurs

C-2-1 Fonctionnement de la DRAM

- Lorsqu'un décodeur de ligne sélectionne une ligne « word » tous les transistors qui lui sont connectés sont passants
- Les capacités C_s sont alors chacune connectée à la « Bit-line » correspondante
- Typiquement C_s est de l'ordre de 20 à 30fF, alors que C_B est 10 fois plus grande



- Pour une opération de lecture, la « BL » est préchargée à $V_{DD}/2$
- Si initialement C_s est chargé à V_{DD} . ($V_{CS}=V_{DD}$ pour un stockage de 1 et 0 pour un stockage de 0)
- On peut écrire

$$C_s V_{CS} + C_B \frac{V_{DD}}{2} = (C_s + C_B) \left(\frac{V_{DD}}{2} + \Delta V \right)$$

07/12/21

32

III. Mémoires à Semiconducteurs

C-2-1 Fonctionnement de la DRAM

➤ On obtient donc une variation de tension

$$\Delta V = \frac{C_S}{C_S + C_B} \left(V_{CS} - \frac{V_{DD}}{2} \right)$$

➤ Puisque $C_B \gg C_S$


$$\Delta V \approx \frac{C_S}{C_B} \left(V_{CS} - \frac{V_{DD}}{2} \right)$$

➤ Si la cellule stocke un 1, $V_{CS} = V_{DD}$, et

$$\Delta V(1) = \frac{C_S}{C_B} \left(V_{DD} - \frac{V_{DD}}{2} \right)$$

➤ Si la cellule stocke un 0, $V_{CS} = 0$, et

$$\Delta V(0) = -\frac{C_S}{C_B} \left(\frac{V_{DD}}{2} \right)$$



07/12/21


Cours mémoires et circuits de contrôle

33

III. Mémoires à Semiconducteurs

C-2-1 Fonctionnement de la DRAM

- Puisque $C_B \gg C_S$, les variations de tensions ressenties sont très faibles
- Si $C_B = 10C_S$, $V_{DD} = 1.8V$, $\Delta V(0) = -90mV$ et $\Delta V(1) = 90mV$
- Ces variations sont très faibles et doivent être amplifiées pour une lecture fiable



- On remarque aussi que cette opération de lecture est destructive, car la tension V_{CS} ne garde pas sa valeur 1 ou 0
- Lorsque l'amplificateur amplifie cette variation, la « BL » permet de régénérer la cellule et toutes celles qui lui sont connectées
- L'information amplifiée est aussi rendue disponible à la sortie

Cours mémoires et circuits de contrôle


34

III. Mémoires à Semiconducteurs

C-2-1 Fonctionnement de la DRAM

- Pour une opération d'écriture, on procède de la même façon à part que la « BL » est préchargée à la valeur à écrire
- La « word-line » permet de connecter le transistor à la « BL » et le charger à la valeur désirée.

Malgré la régénération des cellules par les « BL », on doit avoir un circuit de rafraîchissement qui permet de régénérer les cellules ligne par ligne tout les 5 à 10 ms.



07/12/21

Cours mémoires et circuits de contrôle

35

IV. Amplificateurs de lecture


- C'est un circuit périphérique qui facilite la lecture, en amplifiant les faibles variations ressenties lors de l'opération de lecture
- C'est le composant le plus critique dans la cellule mémoire
- Il est constitué d'un circuit de précharge à $V_{DD}/2$ et du circuit amplificateur

07/12/21

Cours mémoires et circuits de contrôle

36

Amplificateurs de lecture Vue d'ensemble




07/12/21

37

IV. Amplificateurs de lecture


- Lorsque $\phi_p=1$, les lignes B et /B sont préchargées à $V_{DD}/2$ à travers Q_8 et Q_9 .
- Q_7 permet d'accélérer cette précharge en égalisant la tension initiale des deux lignes



07/12/21

IV. Amplificateurs de lecture

- Constitué par les deux inverseurs Q_1 - Q_2 et Q_3 - Q_4 .
- Q_5 et Q_6 servent à le connecter entre V_{DD} et la masse, au moment de la lecture!
- Ceci se fait en mettant ϕ_s à 1, ce qui permet de réduire la consommation!
- Il en existe 1 par colonne, donc des milliers par cellule




07/12/21

Cours mémoires et circuits de contrôle

39

IV. Amplificateurs de lecture

- Après la précharge des lignes B et /B à $V_{DD}/2$, on remet ϕ_p à 0!
- Les lignes B et /B sont laissées flottantes quelques instants
- On active la ligne de mot, pour connecter les lignes B et /B à la cellule choisie
- Une différence de tension est alors développée entre B et /B



07/12/21


Cours mémoires et circuits de contrôle

40

IV. Amplificateurs de lecture

Fonctionnement

- Lorsque cette variation de tension est établie (temps nécessaire??)
- On fait passer ϕ_S à 1 pour alimenter les inverseurs à travers Q_5 et Q_6
- Puisque les lignes B et /B sont à $V_{DD}/2$, les inverseurs sont dans leur région de transition où le gain est élevé
- C'est un point de fonctionnement instable



07/12/21


Cours mémoires et circuits de contrôle

41

IV. Amplificateurs de lecture

Fonctionnement

- Le bistable vire vers un état stable en fonction des tensions ressenties en B et /B.
- Si $V_{/B} < V_{DD}/2$, V_B est tiré vers V_{DD} . On lit donc un 1
- Si $V_{/B} > V_{DD}/2$, V_B est tiré vers 0. On lit donc un 0



07/12/21


Cours mémoires et circuits de contrôle

42

IV. Amplificateurs de lecture

Formes d'ondes

➤ Formes d'ondes sur la ligne B pour une lecture de 1 et de 0 sont:



➤ Lorsque l'amplificateur est actionné les variations de tensions $\Delta V(0)$ et $\Delta V(1)$ augmentent exponentiellement à 0 pour une lecture de 0 et à 1 pour une lecture de 1

07/12/21

Cours mémoires et circuits de contrôle

43

IV. Amplificateurs de lecture

Principe de la cellule 1T1S1C

- Idée c'est de conserver cette procédure d'amplification d'un signal différentiel entre B et /B
- Dans la DRAM, on ne dispose que d'une seule ligne B
- On a inventé l'arrangement suivant:
 - On coupe la ligne de bit en deux parties égales, chaque moitié est connectée à la moitié des cellules de la puce et à une cellule, additionnelle, connue sous le nom de cellule factice (dummy) qui a la même capacité de stockage que la cellule DRAM $C_D = C_S$
 - De ces cellules additionnelles, il existe deux: une à droite et une à gauche
 - Lorsqu'on sélectionne une ligne de mot à droite, on sélectionne la cellule de gauche et vice-versa


07/12/21

Cours mémoires et circuits de contrôle

44

IV. Amplificateurs de lecture

de la DRAM Fonctionnement



07/12/21

Cours mémoires et circuits de contrôle

45

IV. Amplificateurs de lecture

de la cellule 1T1R1C1 Fonctionnement

- Les deux moitiés de la ligne de bit sont préchargées à $V_{DD}/2$
- En même temps les deux capacités C_D des fausses cellules sont préchargées à $V_{DD}/2$
- Une ligne de mot est activée ainsi que la cellule factice à son opposé, en mettant ϕ_D ou $\phi_{/D}$ à 1.
- La moitié de la ligne connectée à la cellule sélectionnée développera les variations de tension $\Delta V(1)$ ou $\Delta V(0)$
- La tension de la ligne de l'autre moitié restera fixée à $V_{DD}/2$ par la cellule additionnelle
- L'amplificateur traduira donc cet écart en un 1 ou un 0 et imposera que les deux moitiés de lignes soient complémentaires

07/12/21

Cours mémoires et circuits de contrôle

46

V. Décodeurs d'adresse de ligne

Principe et réalisation

Il sert à sélectionner une parmi les 2^M ligne de mot, en réponse à une entrée codée sur M bits

Exemple: $M=3$ et soient A_0, A_1 et A_2 les bits correspondants

A l'aide des trois bits on peut adresser 8 mots: $W_0, W_1, \dots, W_7$.

Le décodage se fera selon le tableau suivant:

Adresse	Ligne activée
000	W_0
001	W_1
010	W_2
011	W_3
100	W_4
101	W_5
110	W_6
111	W_7

$$W_0 = \overline{A_0} \overline{A_1} \overline{A_2} = \overline{A_0 + A_1 + A_2}$$

$$W_3 = A_0 \overline{A_1} \overline{A_2} = \overline{A_0 + A_1 + A_2}$$

07/12/21


Cours mémoires et circuits de contrôle

47

V. Décodeurs d'adresses des lignes

Principe et réalisation

- Il faut des portes NOR à 3 entrées pour réaliser ces fonctions de décodage
- Il nous faut donc 8 portes NOR de 3 entrées chacune
- Chaque sortie de porte NOR est connectée à une ligne de mot: $W_0, W_1, \dots, W_7$.
- Une façon simple d'implémenter ces portes ou est montrée dans la figure suivante:




48

Cours mémoires et circuits de contrôle

07/12/21

Décodeurs d'adresses des lignes



07/12/21

Cours mémoires et circuits de contrôle

49

V. Décodeurs d'adresses des lignes

Principe et réalisation

On remarque la présence du transistor à canal P, connecté à ϕ_p . Il sert à précharger la ligne à V_{DD} (ϕ_p à 0)

L'opération de décodage commence après la précharge
Les transistors NMOS sont connectés de façon à ce que les lignes non sélectionnées vont être déchargés

Exemple: La ligne 0 restera à l'état haut seulement si $A_0=0$, $A_1=0$ et $A_2=0$.
De même la ligne 7 restera à l'état haut si $A_0=0$, $A_1=0$ et $A_2=0$, ce qui correspond à $A_0=1$, $A_1=1$ et $A_2=1$, adresse de décodage du mot W_7

50

V. Décodeurs d'adresses de colonnes

Principe et réalisation

- Il sert à sélectionner une parmi les 2^N ligne de bit et à la connecter, aux lignes I/O de la puce
- C'est une forme de multiplexeur qui peut être réalisé par des simples transistors interrupteurs
- Les grilles des transistors interrupteurs sont commandées chacune par une parmi les 2^N lignes de décodage de colonne
- Ce décodage se fait par des portes NOR, de la même façon que pour les lignes


07/12/21

Cours mémoires et circuits de contrôle

51

V. Décodeurs d'adresses de colonnes

Principe et réalisation




Cours mémoires et circuits de contrôle

52

07/12/21

V. Décodeurs d'adresses de colonnes

Réalisation pour trois colonnes



07/12/21

Cours mémoires et circuits de contrôle

53

VI. Mémoires mortes (ROM)

- Elles contiennent des données qui sont figées
- *Exemple:* Les instructions d'exécution d'un programme dans les microprocesseurs
- Elles retiennent l'information même si elles sont mises hors tension

07/12/21

Cours mémoires et circuits de contrôle

54

VI. Mémoires mortes (ROM)

➤ Il en existe plusieurs variantes:

- Les ROM proprement dites, qui sont fixées une fois pour toute
- Les PROM, qui sont les ROM programmables
- Les EPROM, qui sont effaçable (Erasable) et programmables

Mémoires mortes à base de transistors MOS

- Elles sont programmées à l'usine, selon les spécifications du client
- Elles consistent en un réseau de transistors MOSFET à canal N:
- Les grilles sont connectées aux lignes des mots (word lines)
- Les drains sont connectés aux lignes des bits (bit lines)
- Les sources sont connectées à la masse
- Chaque ligne de bit est connectée à V_{DD} à travers un transistor à canal P, jouant le rôle d'une charge.


07/12/21

Cours mémoires et circuits de contrôle

55

VI. Mémoires mortes (ROM)

- Exemple: ROM 32 bits (8mots x 4bits)
- Le transistor NMOS existe uniquement sur la ligne de bit qui stocke un 0
- La ligne qui stocke un 1, est connectée à V_{DD} à travers le PMOS
- Le décodeur sélectionne une ligne de mot, le transistors MOS correspondant, *si il existe*, tire la ligne vers la masse et un 0 sera disponible à la sortie
- Les autres lignes (*sans transistors*) du même mot sont à 1.
- Question: quels sont les mots stockés par cette mémoire




07/12/21

Cours mémoires et circuits de contrôle

56

VI. Mémoires mortes (ROM)

- **Inconvénient:** Cet arrangement présente un inconvénient, c'est la dissipation de l'énergie en régime statique, due à la conduction permanente du canal P.
- **Remède:**
 - On connecte la grille du canal P à un signal de commande qui est en régime permanent à l'état haut. PMOS reste bloqué
 - On mettra le signal de commande à **l'état bas** juste avant de solliciter la mémoire, le PMOS chargera les lignes à 1
 - Ensuite on lance la procédure de lecture après avoir remis le signal de commande à son état haut



57

Cours mémoires et circuits de contrôle


07/12/21

VI. Mémoires mortes (ROM)

- Elles sont programmées par l'utilisateur, mais uniquement une seule fois
- Faites à base de transistors bipolaires à jonction, la plupart du temps

Organisation matricielle des points mémoire d'une PROM

Mémoires mortes (ROM)




Cours mémoires et circuits de contrôle

07/12/21

VI. Mémoires mortes (ROM)

- Elles effaçables et programmables par l'utilisateur autant de fois qu'il faut
- Le processus est lent et donc à éviter de le faire fréquemment
- Elles utilisent des transistors MOS à grille flottante
- Une des grille sert à sélectionner la cellule et l'autre n'est jamais connectée






60

mémoires et circuits de contrôle

VI. Mémoires mortes (ROM)

Mémoires effaçables et programmables

- Avant la programmation le transistor fonctionne comme un transistor classique
- Aucune charge n'existe sur la grille flottante
- La caractéristique $I_D(V_{GS})$ est normale, le seuil de fonctionnement (V_{th}) du transistor est plutôt faible



07/12/21


Cours mémoires et circuits de contrôle

61

VI. Mémoires mortes (ROM)

Mémoires effaçables et programmables

- Supposant que cet état non programmé correspond à un stockage de 1
- Pour programmer la cellule on applique une tension entre 16 et 20 V entre le drain et la source et une tension de 25V sur la grille de sélection



- Il y a création d'une zone d'inversion
- A cause de la tension élevée du drain, le canal a une forme effilé (entonnoir)
- La tension élevée de la grille permet aux électrons d'être aspirés dans la grille isolée.
- Les électrons y restent bloqués

07/12/21



Cours mémoires et circuits de contrôle

62

VI. Mémoires mortes (ROM)

Mémoires effaçables et programmables

- Cette charge négative piégée dans la grille flottante, rend le seuil du transistor plus élevé que initialement
- La caractéristique $I_D(V_{GS})$ est alors décalée vers la droite
- Dans ce cas la cellule stocke un 0



07/12/21



Cours mémoires et circuits de contrôle

63

VI. Mémoires mortes (ROM)

Mémoires effaçables et programmables

- Une fois programmée, la cellule garde cette caractéristique même si les alimentations sont coupées (100 ans!! Par extrapolation)
- L'opération de lecture se fait en appliquant une tension V_{GS} entre les deux seuils (programmé et non programmé). Le transistor non programmé conduira facilement alors que celui qui est programmé restera bloqué



07/12/21


Cours mémoires et circuits de contrôle

64

VI. Mémoires mortes (ROM)

Mémoires effaçables et programmables

- Pour effacer la programmation on peut utiliser une lumière ultraviolette ($\lambda=253,7\text{nm}$) pour une durée déterminée
- Les photons absorbés fournissent assez d'énergie aux électrons piégés pour qu'ils puissent surmonter la barrière de piégeage et revenir vers le canal
- Pour cela une fenêtre en quartz est disponible sur les PROM



<http://newscoed.com/tag/eprom-electrically-erasable-programmable-read-only-memory-chips/>

07/12/21

Cours mémoires et circuits de contrôle

65

VI. Mémoires mortes (ROM)

Mémoires effaçables et programmables

- Il existe des PROM effaçables électriquement
- Elles utilisent le même principe avec une tension de grille fortement négative pour repousser les électrons
- Ce sont les EEPROM

66

de contrôle